WEKO3
アイテム
GPGPUによる組み合わせ論理回路の入力パタン並列論理シミュレーション
http://hdl.handle.net/10965/886
http://hdl.handle.net/10965/88629c5c226-6190-4e59-b264-a86d807756dc
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
|
Item type | 紀要論文 / Departmental Bulletin Paper(1) | |||||
---|---|---|---|---|---|---|
公開日 | 2017-09-30 | |||||
タイトル | ||||||
タイトル | GPGPUによる組み合わせ論理回路の入力パタン並列論理シミュレーション | |||||
言語 | ja | |||||
タイトル | ||||||
タイトル | Input Pattern Parallel Logic Simulation of Combinatorial Circuits Using GP-GPU | |||||
言語 | en | |||||
言語 | ||||||
言語 | jpn | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | GPGPU | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | 論理シミュレーション | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | 組み合わせ論理回路 | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | 並列処理 | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | 論理設計 | |||||
キーワード | ||||||
言語 | en | |||||
主題Scheme | Other | |||||
主題 | GP-GPU | |||||
キーワード | ||||||
言語 | en | |||||
主題Scheme | Other | |||||
主題 | Logic Simulation | |||||
キーワード | ||||||
言語 | en | |||||
主題Scheme | Other | |||||
主題 | Combinatorial Circuits | |||||
キーワード | ||||||
言語 | en | |||||
主題Scheme | Other | |||||
主題 | Parallel Processing | |||||
キーワード | ||||||
言語 | en | |||||
主題Scheme | Other | |||||
主題 | Logic Design | |||||
資源タイプ | ||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||
資源タイプ | departmental bulletin paper | |||||
著者 |
森, 裕紀
× 森, 裕紀× 平石, 裕実 |
|||||
抄録 | ||||||
内容記述タイプ | Abstract | |||||
内容記述 | 大規模論理回路の設計検証やテスト生成において,大規模組み合わせ論理回路の論理シミュ レーションが必要となる.これを高速化するために,数百の演算ユニット(コア)を利用でき るGPGPU技術を用いて大量の入力パタンを並列に処理する論理シミュレーション手法を提案する.ISCASのベンチマーク回路の論理シミュレーションで提案手法により約12~18倍高速化することができた. | |||||
書誌情報 |
京都産業大学論集. 自然科学系列 巻 42, p. 63-70, 発行日 2013-03 |
|||||
出版者 | ||||||
出版者 | 京都産業大学 | |||||
ISSN | ||||||
収録物識別子タイプ | PISSN | |||||
収録物識別子 | 1348-3323 | |||||
書誌レコードID | ||||||
収録物識別子タイプ | NCID | |||||
収録物識別子 | AA11923897 | |||||
著者版フラグ | ||||||
出版タイプ | VoR | |||||
出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 |